Файл:Switch box.svg
Размер этого PNG-превью для исходного SVG-файла: 443 × 289 пкс. Другое разрешение: 2560 × 1670 пкс.
Исходный файл (SVG-файл, номинально 443 × 289 пкс, размер файла: 13 КБ)
Описание
| Описание | Whenever a vertical and a horizontal channel intersect there is a switch box. In this architecture, when a wire enters a switch box, there are three programmable switches that allow it to connect to three other wires in adjacent channel segments. (In terms of the usual FPGA terminology then, Fs = 3.) The pattern, or topology, of switches used in this architecture is the planar or domain-based switch box topology. In this switch box topology, a wire in track number one connects only to wires in track number one in adjacent channel segments, wires in track number 2 connect only to other wires in track number 2 and so on. The figure below illustrates the connections in a switch box. |
|---|---|
| Источник | en:Image:Switch box.gif |
| Время создания | 2007-04-29 |
| Автор или правообладатель | Traced by User:Stannered from an work by en:User:Ignaciomella — Лицензия: CC BY-SA 3.0 (Creative Commons Attribution-Share Alike 3.0) http://creativecommons.org/licenses/by-sa/3.0/ |
| Другие версии файла | — |
Источник файла — сайт Wikimedia Commons, куда он был загружен под одной из свободных лицензий ( https://commons.wikimedia.org/wiki/File:Switch_box.svg ). Авторов, работавших над этим файлом см. в истории файла: https://commons.wikimedia.org/w/index.php?title=File:Switch_box.svg&action=history
В общем случае в статьях энциклопедии Руниверсалис файлы используются в соответствии со статьёй 1274 Гражданского кодекса Российской Федерации.
История файла
Нажмите на дату/время, чтобы увидеть версию файла от того времени.
| Дата/время | Миниатюра | Размеры | Участник | Примечание | |
|---|---|---|---|---|---|
| текущий | 12:28, 19 января 2024 | | 443 × 289 (13 КБ) | Я, робот (обсуждение | вклад) | == Описание == {{Изображение | описание = Whenever a vertical and a horizontal channel intersect there is a switch box. In this architecture, when a wire enters a switch box, there are three programmable switches that allow it to connect to three other wires in adjacent channel segments. (In terms of the usual FPGA terminology then, Fs = 3.) The pattern, or topology, of switches used in this architecture is the planar or domain-based switch box topology. In this switch box topology, a wire i... |
Вы не можете перезаписать этот файл.
Использование файла
Следующий файл является дубликатом этого файла (подробности):
- Файл:Switch box.svg на Викискладе
Следующая страница использует этот файл:
